| Sommaire: |
Technologie : Le QuantiSpeed
Les optimisations principales de traintement des données
de l'architectecture Palomino sont regroupées sous le nom de 'QuantiSpeed'
Selon AMD, la technolohie QuantiSpeed permettrai d'effectuer plus d'instructions
par cycle d'horloge et donc d'augmenter l'indice IPC du processeur ( voir
page 2 ). Il en resulterait un CPU plus performant. Nous allons tenter
d'expliquer les quatre améliorations primordiales de cette architecture.
Dans son datasheet technique,
AMD fournis plusieurs analogies claire pour ces fonctions, nous les avons
traduite pour vous.
- 9 issue, fully pipelined, superscalar micro-architecture
L'interet du pipeline est simple, plus il est long, moins on peut executer d'operations par cycle d'horloge, mais plus on peut augmenter la frequence. Plus le pipeline est court, moins on peut augmenter la frequence, mais plus on execute d'instruction par cycle d'horloge. AMD a optimisé la taille du pipeline ( 9 voies ) pour un maximum de performance. Le Pentium 4 ne comprends que 6 pipelines, mais qui fonctionne a une frequence plus elevée
Analogie 1 : on compare 2 voitures, la premiere utilise un 6-cylindre alors que la seconde est équipée d'un moteur 9 cylindres. la permiere voiture aura besoin d'un regime moteur bien plus elevé que la seconde pour arriver a la meme puissance. Ce qu'AMD essaye de démontrer, c'est que ce n'est pas parceque la frequence de rotation est plus elevée sur le six cylindre que la voiture est la plus performante.
Analogie 2 : Imaginons deux velos équipé de 10 vitesses cote-à-cote. Le premier cycliste roule avec la 10eme vitesse enclanchée. il ira donc plus loin grace a une forte démultiplication du mouvement qu'il effectue. le second utilise la 1ere vitesse, pour aller a la meme vitesse que le premier, il devra pedale avec une frequence beaucoup plus elevée...
- Superscalar, fully pipelined Floating Point Unit (FPU)
Cette fonction n'est pas nouvelle puisqu'elle a été introduite avec l'Athlon de premiere generation. c'est elle qui a permis a AMD d'en finir avec les FPU médiocre de la famille K6. c'est en fait la mise sous pipeline et en parallele de la FPU qui a permis se gain impressionnant de performance.
Analogie 3 : prenons un enfant et un adulte qui marchent l'un a coté de l'autre. l'enfant doit effectuer plus de pas pour marcher a la meme vitesse que l'adulte puisque l'adulte parcours plus de distance a chaque pas que l'enfant. Ainsi pour compenser une frequence de pas plus faible, il faut en faire plus.
Analogie 4 : Vous etes avec un ami, a bord d'une barque, au milieu d'un lac. Soudain, vous vous apercevez que la barque fuit. Votre ami ramasse une tasse a café qu'il avait emmener et commence a rejetter l'eau au dehors. Quant a vous, vous retournez la bassine sur laquel vous etes assis et commencez le meme travail. meme si votre ami effectue plus de mouvements que vous, votre recipiant etant plus grand, vous effectuez plus de travail que lui.
- Hardware data prefetch
Le Hardware data prefetch est en fait une sorte de programme interne au CPU qui se charge de la gestion du cache L1 ( l'Athlon XP en comporte 128 ko ) . En effet, un processeur repete 90% du temps les memes instructions. Ainsi le Hardware data prefetch se charge de reperer les instructions les plus souvents executées et les stocke dans le cache L1. Le CPU n'a plus qu'a aller recuperer les données dans la mémoire L1, ultrarapide, et n'a plus a passé par la RAM via NorthBridge pour acceder aux données. Il en résulte un accroissement des performances tres interessant.
- Exclusive and speculative Translation Look-aside Buffers
Et voici ou l'on va parler des fameux TLBs ( les Translation Look-adise Buffers ). Le but du TLB est la translation entre les adresses physiques mémoires et les adresses virtuelles mémoires. je vais essayer d'etre plus clair, imaginez le cache L1/L2 comme un livre, pour savoir ou prendre les données, le CPU consulte une "table des matieres", les fameux TLBs. Ainsi, leurs augmentations permet de stocker plus efficacement les données dans le cache. De plus, comme de plus grande zone sont repertoriées, on evite les doublons de données dans la mémoire cache dont le but est, justement, de les eliminer.