Le Core Tualatin

Le tableau ci-dessous compare les caractéristiques techniques des trois versions desktop du Tualatin à celles des Céléron et Pentium III Coppermine :

* Bien que disposant de moins de cache, le Céléron Coppermine possède le même nombre de transistors que le Pentium III. 128Ko des 256 sont désactivés.

** d'après le site sandpile.org, toutes les versions du Tualatin intègrent 44 millions de transistors. Les versions à 256Ko de cache auraient 256Ko de cache présent mais inactif.

Voyons en détail les points communs et les différences entre les deux générations.

• Le noyau (unités de calcul et cache L1)

Le Tualatin conserve le noyau commun à toute la gamme Pentium III ; c'est un noyau RISC comportant cinq ports (ou pipelines) à 10 niveaux de profondeur, et intégrant des unités de calcul entières, flottantes, MMX et SSE (voir schéma ci-dessous).
Le cache L1 totalise 32Ko, répartis en 16Ko pour les données et 16Ko pour les instructions, tous deux étant de type associatif à 4 voies, avec des lignes de cache d'une longueur de 32 octets.

• Le cache L2

Le cache de second niveau des Tualatins bénéficie de la technologie ATC (Advanced Transfer Cache) inaugurée sur le Coppermine. Il s'agit d'un cache intégré au noyau, et donc fonctionnant à la même vitesse que celui-ci. Il est de type inclusif et communique avec le noyau par un bus large de 256 bits.

Le Tualatin possède en plus un mécanisme de préchargement des données, appelé Data Prefetch Logic, hérité de l'architecture NetBurst du Pentium 4. L'idée consiste à utiliser une partie de la bande passante mémoire afin de remonter des données depuis la mémoire centrale vers la mémoire cache.
A la différence du prefetch logiciel (le jeu d'instruction SSE possède en effet quatre instructions de préchargement de données qui différent selon les niveaux de caches concernés), le prefetch hardware se base sur des modèles prédéfinis pour déclencher le préchargement, et il ne concerne que le cache de niveau 2. De plus, il permet de précharger du code aussi bien que des données, ce qui n'est pas possible de façon logicielle. Un autre avantage de ce mécanisme tient dans son automatisme, c'est-à-dire qu'il fonctionne sur les applications existantes, à la différence du préchargement logiciel qui ne fonctionne que dans les applications utilisant les instructions spécifiques.
Il reste que le DPL est un mécanisme délicat à mettre en pratique, car il peut être un gros consommateur de bande passante mémoire. Un mauvais usage entraîne à coup sûr l'effet inverse de celui désiré, à savoir une baisse des performances globales. Pour cette raison, le préchargement hardware ne se déclenche que dans certains cas précis et prédéfinis, et uniquement si le bus mémoire n'est pas déjà saturé.

L'efficacité du DPL est d'autant plus importante que la bande passante mémoire est grande. La technologie " Hyper Pipelined " du Pentium 4 et son débit de 3,2Go/s (maximum théorique) offre une bande passante suffisante pour une bonne efficacité du DPL, mais on peut se poser des questions sur son intérêt (et son efficacité) sur le bus AGTL+ à 1,06Go/s du Pentium III Tualatin.

• Au rayon " divers " …

Autre ajout du Tualatin, mais anecdotique celui-ci : le " processor name string ", déjà présent sur le Pentium 4, et qui est une chaîne de caractère codée dans le processeur et contenant son nom et sa fréquence. A titre d'exemple, le Céléron affiche " Intel(R) Céléron(TM) CPU 1200MHz ".
Son rôle est double : faciliter l'identification du processeur dans les programmes, et également éviter le remarquage (bien que cela soit rendu bien plus difficile maintenant que les coefficients multiplicateurs sont bloqués). A la différence de l'Athlon, le PNS n'est pas reprogrammable sur les processeurs Intel.

Suite ( Celeron 1.2 Ghz Tualatin - Le Test )