Selectionnez un article :

Selectionnez une page :

Architecture du Pentium 4
Conclusion

L'architecture NetBurst sera déclinée sur toute la future gamme IA-32 d'Intel, et il est intéressant d'essayer de deviner comment elle évoluera. Pour cela, les nombreuses documentations d'Intel nous donnent quelques indices, qu'il faut bien sûr prendre avec de nombreuses précautions.

  • La capacité de cette architecture à fonctionner à des fréquences d'horloge élevées promet une augmentation rapide des fréquences. On voit déjà des Pentium 4 fonctionnant à plus de 3GHz.

  • Les faibles performances en calcul x87 seront en partie réduites par l'augmentation de fréquence, mais le voeu d'Intel est bien entendu de favoriser le développement des jeux d'instructions SSE et SSE2, pour lesquels le Pentium 4 est bien plus doué. Si le jeu d'instruction SSE tend à se généraliser, le Pentium 4 peut devenir la référence en calcul flottant.
    A ce stade, c'est la volonté des développeurs à les utiliser qui validera le choix d'Intel. Reste qu'Intel tente de promouvoir l'utilisation du SSE depuis quelques années, et les applications les utilisant deviennent de plus en plus courantes.
    La généralisation du SSE, notamment sur l'Athlon, accélérera peut-être le processus. Il serait assez ironique que l'Athlon démocratise l'utilisation du SSE, car cela le placerait en situation de faiblesse en performances flottantes par rapport au Pentium 4.
    N'enterrons donc pas trop vite le Pentium 4 en ce qui concerne les calculs flottants.

  • L'évolution qui aura le plus d'impact sur les performances globales du système est certainement celle des mémoires caches. Il est très probable que le cache L3 fera son apparition sur toute la gamme, et que l'évolution des technologies de fabrication permettra de l'intégrer au noyau. L'apparition de ce L3 rend plus difficile à prévoir l'évolution des L1 et L2. La taille du L1 ne risque pas de s'envoler, afin d'assurer des temps d'accès très faibles au pipeline, mais on peut parier sur une évolution vers 16 ou 32Ko. Le Trace cache quant à lui passera certainement à une capacité de 16 ou 32Kµops.

  • L'avenir de l'Hyper-Threading est difficile à deviner, car il est trop tôt pour se prononcer sur l'efficacité de cette technologie. Intel la destine aux processeurs dédiés aux serveurs, mais cependant elle risque de ne pas détrôner les systèmes multi-processeurs.

Nous assiterons également à une évolution de l'architecture NetBurst dans le but de toucher l'entrée de gamme : le Céléron 4, qui, comme nous le montre cette roadmap, devrait sortir autour de juillet à une fréquence de 1,7GHz. Il sera dérivé du Willamette, mais ne disposera que de 128Ko de cache L2, avec l'impact négatif sur les performances que l'on peut imaginer.

Bref, les mois à venir feront office de transition entre deux architectures, et verront la disparition progressive des gammes P6 au profit du "tout NetBurst".