Dimanche 25 Juin 2017
  Recherche :

Accueil   |  News   |  Articles   |  Forum   |  A Propos

Utilisateurs Online : 73
BP % :
15 Derniers Articles




:: AMD / Intel ::

Actuellement
recommandé / conseillé :





Origine des visites
Origine des lecteurs d'x86


:: X86 Network ::
X86 Network :


:: News ::
Lock des i915/925 : C`est Dallas !
19-07-2004 16:45:03 - Samuel D.

Indice de fiabilité : 5/8 (Crédible)


"There has been so much misinformation, partial truths, and downright confusion regarding the lock that it's time to set the record straight." Voila ce dont nous gratifie Anandtech dans un récent article au sujet de ce fameux lock. Parler de désinformation et de vérité partielle est en effet bien étonnant venant d'un des principaux acteurs de cette rumeur (avec THG et Asus). Alors que ceux-ci étaient "certain" de la mise en place d'un PLL lock directement implémentés dans les chipsets (et même, dans les CPUs !), schéma et interview d'Asus à l'appui, il est intéressant de noter le complet changement de version de ces derniers jours, toujours appuyé par la bénédiction d'Asus.

Au programme donc, il n'est plus question de PLL Lock de 10% comme ceux ci l'affirmaient au début, mais d'un ensemble de problème moins "sensationnel" comme le problème de verrouillage du bus PCI Express dont nous vous avions parlé dés le lancement de l'i925X. Visiblement dans une position embarrassante, anandtech continue d'affirmer qu'un "lock" existe bien, même si il ne correspond plus a ce qui avait été annoncé au départ et n'est plus, en quelque sorte, qu'une limitation classique d'overclocking. Revoyons donc les 3 points invoqués par Anandtech :

 1. PCI Express floats in the Intel 925X/915 chipset. PCIe frequency exceeds the capabilities of PCIe cards at about the 10% overclock level. Neither Asus or Abit or any other manufacturer that we have talked with has been able to effectively lock the PCIe frequency in the new 925X/915 design. This is the major roadblock to overclocking on the 925X/915, as any attempt to lock the PCIe frequency limits overclocking.

Ceci est effectivement partiellement vrai et c'est le principal problème. En fait, des solutions existent pour fixer le bus PCI Express, mais nécessitent une modification hardware, les ingénieurs n'ayant pas prévu cette possibilité. Or, les constructeurs affirment que c'est impossibles, mais omettent de dire que cela semble impossible par une modification de BIOS et ne veulent pas se retrouver avec des milliers d'invendu que causerait la sortie d'une "V2" des cartes. Quant au 10%, celui-ci a été observé sur les premiers prototypes de cartes nVidia disposant d'un bridge Beta. Avec ce composant, il était impossible de dépasser les 110 MHz en PCI Express (220 MHZ en 1:2, soit 10%). Asus en a bien vite fait une généralité en parlant de "Lock" impossible a depasser. Manque de chances, les versions finales des bridges nVidia sont arrivées et supportent désormais au minimum 125 MHz, soit 250 MHz de FSB. Quant aux cartes ATi, elles supporterait 150 MHz (300 MHZ de FSB) sans problème. Nous avons pu vérifier ceci lors de tests, mais l'idéal serait toutefois, un lock PCI Express.

 2. The Northbridge and Southbridge link frequency also floats with the CPU frequency, and since link frequency is monitored at startup, values higher than 10% cause system shutdown. It is true that increasing the voltage to the chipset increases tolerance in this area, but you only gain about 10 MHz to 15 MHz by applying voltage (CPU frequency can increase from 220 to 230 to 235), since the PCIe and SATA issues are not corrected.

Une fréquence supérieur à 10% causerait un arrêt du système, ceci est tout simplement totalement arbitraire et n'est basé sur aucun fait technique. En effet, nous disposons depuis plusieurs semaines d'une carte de référence basée sur le design de base de l'i925X. Celle ci fonctionne sans problème avec un FSB de 250 MHz et n'est pourtant basée sur aucune "retouche" technique. D'ailleurs, plus personne maintenant ne rencontre de problème avec des FSB de plus de 10% malgré ce qui peut être dit ici. Comment expliquent-ils ça ? Mystère.

 3. SATA must be fixed at 100 to function, but the SATA frequency is also influenced by the link frequency. SATA drives simply disappear when the link frequency exceeds the 10% overclock. This can be extended with a bit of voltage, but voltage is not a fix for this issue either.

Cette limite de la fréquence du SATA est par contre, vraie, mais si Anandtech se borne à affirmer qu'elle est de 10%, comment expliquer que nous parvenions à 250 MHz (soit 25%) sans problème avec la carte de référence qui ne dispose d'aucune technique de "modification des algorithmes de boot" ?. Nous constatons effectivement un dysfonctionnement des ports SATA lorsque la fréquence dépasse 130 MHz (260 MHz FSB). Ceci dit, et comme pour le PCIE, une modification hardware permettrait de régler le problème.

Bref, on peut s'attendre à ce que les ingénieurs d'Asus trouvent mystérieusement la solution à ces problèmes dés la prochaine génération de cartes...




<<< News Suivante
Mort du Pentium 4-M et du Celeron Mobile
News Précédente >>>
Athlon 64 et DDR700 !




** Commentaires (3) **
  Franck@x86 19/07/2004 - 20:34:01
Je viens de regarder la doc d'un CK410 compilant clock (entendez par là une PLL pour plateforme 915/925), l'ICS954119.
En effet y'a un fix pour le PCI, mais pas pour le PCI-E ... :/

  Oxygen 20/07/2004 - 00:32:11
ces pb de lock de PCIE et de SATA c'est marrant, j'ai l'impression de retomber en 2001 quand on avait aucun chipset avec lock de PCI et AGP :D
mais bon, quand on y pense, le premier a l'avoir proposé ce fameux lock de fréquence en cas d'O/C (outre nv via le nf1 de manière assez discrète) ca a quand même été intel ...

  Neo_13 20/07/2004 - 10:45:28
Et si on mettait un PLL par bus ?


Blagues à part : et si on s'arrangeait pour que d'une génération sur la suivante, on est SEULEMENT des possibilités "EN PLUS"