| Sommaire: |
IDF Fall 2005 : Process
Concernant l'évolution des process, c'est bien le 65nm qui était à l'ordre du jour, et Intel semble en être fier. Les yields sont excellents et la production de masse ne pose aucun problème. Avant de parler de ce process en détail, voyons la roadmap prévue pour les années prochaines :
Après le 65 nm, c'est donc le 45 nm qui devrait succéder et poursuivre l'évolution. Selon The Inquirer, ce process 45nm se porterait également bien, même si Intel n'a pour l'instant que quelques transistors qui se battent en duel sur un wafer. Et non, monsieur Intel, ce n'est pas nous qui avons leaké ces informations à Mike Magee. Le passage en 45nm ne devrait toutefois pas intervenir avec la fin 2007, pour le peu qu'aucun grain de sable ne viennent se glisser dans le silicium... (je sais). Viendrons ensuite le 32nm, le 22nm, le 16nm, et Nostradamus prévoit même le 11nm et 8nm, mais d'ici là, l'ISS nous sera probablement déjà tombé dessus. Eh oui.
Le but affiché de ces finesses de gravures de plus en plus petites est clairement de réduire la consommation pour pouvoir empiler plus de transistors sur un die. Si le 65nm est basé en pratique sur une adaptation du 90nm, le 45nm nécessitera de nouveaux matériaux.
Point intéressant à noter ici. Le process 65nm d'Intel se décline en deux variantes, le P1264, destiné aux CPUs haute performances, et le P1265, destiné aux applications Low-Voltage. Cette seconde déclinaison utilise un peu plus de place sur le wafer (transistors plus espacés), mais permet un fonctionnement à de plus faible tension, grâce à leakage plus faible. Intel prévoir son utilisation pour les applications ultra-low power. Mon petit doigt me laisse entendre que Merom n'aurait pas pu fonctionner à moins de 5W sans ce process...
Le process 65nm original utilise des gates (portes) de 35nm et une technologie strained silicon de seconde génération. Intel murmure que le process 65nm d'AMD, encore au stade experimental, ne tiendrait pas de telle promesses.
voici donc le fameux process P1265 optimisé pour le low power. La taille d'une cellule SRAM 6-T augmente ainsi de 0.57 µm² à 0.68 µm², mais le leakage diminuerais de 300x. Interessant pour certaines applications.
Au final, Intel s'attend à un passage de masse au 65 nm vers le troisieme trimestre 2006. Les premiers processeurs adoptant cette technologie devrait apparaitre à la fin de l'année.